アカリクキャリア

)

JOB ID：111426

非公開求人

給与	400万円〜 550万円
業種	メーカー
勤務地	東京都,神奈川県
業務内容	◆主な仕事内容 LSI回路設計におけるフロントエンドからバックエンドまで、一貫した高度な専門性に基づき、プロジェクトを牽引していただきます。難易度の高い新規開発や、既存設計の性能・効率最大化など、技術的挑戦に満ちた業務です。 ◆主な仕事内容１）フロントエンド設計・検証：アーキテクチャからRTL品質を追求顧客要求仕様に基づき、高性能・高効率なLSIを実現するためのアーキテクチャ検討から、洗練されたRTL設計、そして網羅的な機能検証までを一貫して担当いただきます。単なるコーディングに留まらず、設計品質と検証カバレッジの最大化を追求する役割です。・ロジック設計・検証：高度な要求仕様から設計仕様／検証仕様を策定し、複雑な新規ブロックのRTL設計および先進的な検証環境構築を主導します。シミュレーションだけでなく、形式検証やプロトタイピングを用いた検証戦略の立案と実行までを担います。・FPGA設計・検証：大規模かつ複雑なLSI機能の早期検証を目的としたFPGAベースのプロトタイピング環境構築をリードします。FPGAインプリメントの最適化やデバッグ手法の確立に貢献いただきます。２）インプリ（バックエンド）業務：PPA（性能・消費電力・面積）を極限まで最適化テラゲートクラスの大規模SoCにおけるタイミング収束、消費電力最適化、面積効率の最大化を目標に、SDC策定からSTA、そして最新のインプリツールを駆使した物理設計までを推進いただきます。PPAの目標達成に向けた技術的課題解決能力が求められます。・SDC作成・STA：大規模SoC内の複数Block間連携を含む、複雑なSDCの策定と、先進的なSTAツールを用いたタイミング収束の責任者として、ボトルネック解析と改善策の提案・実施をリードします。・カスタムスクリプト開発：設計フローの自動化、解析効率向上、データハンドリング最適化を目的としたスクリプト開発経験を活かし、既存フローの改善提案から実装までを主導していただきます。
応募資格	◆必須条件 EADツールの使用経験経験【フロントエンド業務の場合】・大規模FPGA設計、合成、FPGAインプリの実践的な経験1年以上・XILINX開発ツール（VIVADO）を含む複数のFPGA開発ツールの深い知識と最適化ノウハウ・複雑なRTL設計および先進的な検証手法（UVM/SystemVerilog等）の実務経験1年以上【インプリ業務の場合】・STAツール（PrimeTime/Tempus等）を用いたタイミング検証の実務経験・TCL、Perl、Python、C等を用いたスクリプト開発経験。・主要なLSI設計向けEDAツール（Synopsys, Cadence, Siemens EDA等）の実践的な使用経験と、複雑な設計フローにおける適用経験。 ※ご経験のブランクが3年以内であれば、ご相談は可能です。 ◆求める人物像 ①課題解決能力：複雑なLSI設計における技術的な課題に対し、多角的な視点から分析し、論理的かつ実践的な解決策を導き出す能力。 ②リーダーシップと協調性：自身の専門性を発揮しつつ、チーム内外のメンバーと円滑に連携し、必要に応じてリーダーシップを発揮してプロジェクトを推進できる方。 ③プロフェッショナル意識： LSI技術の最先端を常に追い求め、自身のスキル向上に飽くなき探求心を持ち、高品質な成果にコミットできる方。
福利厚生 / 待遇	・交通費支給（月3万円まで）・時間外手当・業績賞与・扶養子女手当・チャレンジ手当
勤務時間	08:30-17:30 実働時間：08:00 残業時間：10～20時間
休日休暇	◆年間休日125日以上【休日】・完全週休2日制（土・日）・祝日・会社指定休日5日間 ※教育研修等含め休日出勤の可能性があります ※年末年始（6連休／2024年実績） ※GW休暇（10連休／2024年予定）【休暇】・有給休暇、夏季休暇5日間（有給消化による） ※入社1か月経過後に1日、４か月経過後に2日、6か月経過に7日間付与（合計10日間）・アニバーサリー休暇（年2日）・産前産後、育児、介護休暇なお、取引先での常駐業務となった場合は、常駐先によって異なります。