)
- アカリクキャリア トップページ
- 求人情報の詳細
JOB ID：32476
非公開求人
非公開求人
| 給与 | 540万円 〜 840万円 |
|---|---|
| 業種 | IT・通信・インターネット |
| 勤務地 | 東京都 |
| 業務内容 | 【概要】 フィックスターズでは、画像検査装置や映像機器や金融システムの性能向上、自動運転や自律走行ロボットの実用化など様々な課題を持つお客様向けに、通信処理、画像処理、機械学習処理などにFPGAをアクセラレータとして活用する開発プロジェクトを行っています。FPGAに限定された部分最適だけではなく、ディープラーニングや画像処理のエンジニアと共に、顧客のシステム全体の最適化を実現しています。 【具体的な職務内容】 ・高品質、高性能、高エネルギー効率の RTL 設計・実装 ・画像処理や機械学習などのアルゴリズムの並列化設計 ・C/C++ コードの FPGA ポーティング 【従事すべき業務の変更の範囲】 会社の定める業務全般 【プロジェクトのやりがい】 ・FPGAを用いた専用アクセラレータ開発など、新たな技術革新にチャレンジできる ・仕様を理解し、設計、実装を行うだけでなく、FPGA上で動くアルゴリズムを意識した上で開発できる ・ハードウェアとソフトウェアの両方を駆使した開発ができる ・在籍のエンジニアはレベルが高く、新たなスキルを学び、技術者としての経験を積み、成長するのに最適な環境です ・常に最先端の技術に触れることができる ・グローバル市場を舞台に、日々競合を意識しながらチーム一丸となって開発に取り組める 【開発環境】 開発環境：C・C++・Verilog HDL・VHDL その他開発環境：Linux・Windows・Vim・Emacs 開発支援ツール：Git・GitHub・Github Actions・GitLab 開発手法：プロジェクトごとに選択・アジャイル・チケット駆動開発・プロトタイピング・コーディング規約あり 開発内容タイプ：B2B・リサーチ、解析・画像処理・AI・ネットワーク設計・ハードウェア制御・組込み・動画（ストリーミング、エンコード） インフラ管理：Docker・Kubernetes |
| 応募資格 | 【必須要件】 ・Verilog/VHDL 設計経験 ・C/C++ におけるプログラミング経験 ・業界標準のデザインツール、シミュレーションツール、デバッグツールの使用経験 ・組込み CPU-FPGA 協調動作 【歓迎スキル】 ・タイミング・クロージャの知識 ・アルゴリズム設計の経験 ・高位合成による FPGA 開発経験・チューニング経験 |
| 福利厚生 / 待遇 | 諸手当： ・通勤手当：上限6万円/月 ・資格手当 ・子供手当：一人につき5千円/月 ・特別賞与：年2回 （※）40万円/年以上（金額は業績によって変動） ・社外常駐手当：4万円/月 ・社員旅行の旅費・滞在費 各種制度： ・社員持株会制度：持株会奨励金として拠出金額の100％を補助 ・社外活動費補助：社外セミナー、勉強会、プログラミングコンテスト、国際学会等の参加費用補助 ・語学研修補助：オンライン英会話または日本語レッスン費用の半分を補助 ・ビジネススキルアップサポート：MBAやPhDの取得希望者に学費等のサポート ・資格取得補助：業務に関連のある資格に対し、合格奨励金の支給や受験料を補助 ・産業医によるメンタルヘルスサポート ・ドリンク補助 ・書籍購入補助 ・キーボードなどの備品購入補助 その他： ・残業時間は月平均20時間 ・「エンジニアが主役」がモットーの会社 ・Google Workspaceの各種アプリの他、コミュニケーションツールとしてSlack、プロジェクト管理としてGitLabを全社で利用 ・勉強会、社内大学等、エンジニアの活動を奨励する成長支援 ・部活動（スキー部、ゴルフ部、テニス部、フットサル部、ボードゲーム部）、おやつタイム、社内新聞などの社内交流文化 |
| 勤務時間 | 裁量労働制適用 所定労働時間：8時間 (推奨：始業時間10:00、終業時間19:00) 休憩時間：1時間 ※専門業務型裁量労働制により9時間働いたものとみなします |
| 休日休暇 | 完全週休2日制(土・日・祝日) 、夏季休暇、年末年始休暇 |